性能 – 是否可以为RTL创建基于HW的合成器？

我想到构建一个基于专用硬件的 synthesis工具,以加速RTL的开发.

>有没有合成RTL的基于硬件的平台？
>可以近似估计与Synopsis工具相比有多快

我们的想法是进行vhdl / verilog / netlist合成器的引导,这是一个在HW中实现大型状态机的平台,可以使所有RTL敏感(Writing a compiler in its own language显示了SW世界的近距离概念).

与往常一样,当问题预先假定“在硬件中执行”时,答案总是必须“显示硬件将解决哪些瓶颈以及如何”.直到你完全理解这个问题,不仅仅是以一种手工方式回答这个问题,而是一切猜测.

正如另一个人所指出的那样 – 如果它是合情合理的(在经济上),就会有足够大的市场让沮丧的工程师等待合成完成它已经存在.

如果它只是一个有趣的项目,那么肯定,有它:)