信号完整性之哪来的串扰？

​

  大家好，我是工程师看海。

我们经常听说PCB走线间距大于等于3倍线宽时可以抑制70%的信号间干扰，这就是3W原则，信号线之间的干扰被称为串扰，串扰是怎么形成的呢？

当两条走线很近时，一条信号线上的信号可能会在另一条信号线上产生噪声，产生干扰的走线叫做攻击线，收到干扰的走线叫做受害线。

PCB上走线与走线之间、走线与地之间会形成电容，其中一条走线有信号经过时，会产生变化的电场，这个电场通过电容，作用于另一条走线，在受害线上产生噪声，进而产生串扰，这就是通常所说的电场耦合产生容性耦合电流。

同样的道理，PCB上走线与走线之间、走线与地之间会形成互感，其中一条走线有信号经过时，会产生变化多的磁场，这个磁场通过互感，作用于另一条走线，在受害线上产生噪声，进而产生串扰，这就是通常所说的磁场耦合产生感性耦合电流。

等长走线不一定等时！

为了控制群组走线等时性的要求，比如手机MIPI信号、USB或DDR信号，通常的做法是对PCB走线进行绕等长处理，在初步调整走线后，选一根最长的走线为目标长度走线，其余走线通过绕线的方式增加走线长度，最终达到所有走线长度一致，俗称蛇行走线，如上图所示。

等长走线确保等延迟是依据信号在相同走线环境下的传播速度是一样的，走线长度一样，信号传播速度一样，那么信号传播的时间就一样了。

实际上及时走线长度一样，信号传播的时间也不一定一样，比如高瘦和矮胖这两种绕等长的方法，高瘦走线中，有大量相邻走线，会增加串扰；而矮胖走线，相邻走线长度小，串扰也小。

当串扰发生在信号的边沿时，其作用效果类似于影响了信号的传播时间，比如下图所示，有3根信号线，前两根等时传播，第三根信号线在边沿时收到了串扰，看起来信号传播的时间被改变了

容性耦合电流和感性耦合电流共同构成了串扰，如何抑制串扰呢？

增加走线之间间距，这是非常有效的手段。

减小平行信号走线的长度，尽量做的垂直走线，避免下图边沿耦合和宽边耦合的走线方式。

做好阻抗控制或做好端接电阻。
避免阻抗不连续使得串扰被反射，而加剧串扰的影响。

使用地线隔离。
在相邻信号之间添加一条地线进行隔离，并且地线上打地孔，孔的间距小于λ/10（λ是波长，隔离地孔的使用场景比较复杂，这里只提供个经验参考）。

在满足datasheet需求条件下，降低信号上升沿时间。